PC 新时代！DDR5 内存规范正式发布：最高速度达 6.4Gbps，单芯片密度达 64Gbit

7月15日消息 作为计算机内存发展的重要里程碑，今天，JEDEC固态技术协会发布了下一个主流内存标准DDR5 SDRAM的最终规范。DDR5是DDR标准的最新迭代，DDR5再次扩展了DDR内存的功能，将峰值内存速度提高了一倍，同时也大大增加了内存容量。基于新标准的硬件预计将于2021年推出，先从服务器层面开始采用，之后再逐步推广到消费者PC和其他设备。

外媒anandtech报道，和之前的每一次DDR迭代一样，DDR5的主要关注点再次放在提高内存密度以及速度上。JEDEC希望将这两方面都提高一倍，最高内存速度将达到6.4Gbps，而单条LRDIMM的容量最终将能够达到2TB，最大UDIMM容量为128 GB。同时，还有一些较小的变化，以支持这些目标或简化生态系统的某些方面，如on-DIMM电压调节器以及on-die ECC。

更大：更密集的内存和芯片堆叠

首先是容量和密度，因为这是与DDR4相比最直接的标准变化。IT之家了解到，DDR5将允许单个内存芯片的密度达到64Gbit，比DDR4的16Gbit密度最大值高出4倍。再加上Die堆叠，最多允许8个Die堆叠为一个芯片，那么40个元件的LRDIMM可以达到2TB的有效内存容量。或者对于更简陋的无缓冲DIMM来说，这将意味着最终会看到DIMM容量达到128GB的典型双列配置。

当然，当芯片制造赶上规格所能允许的范围时，DDR5规格的峰值容量将用在标准生命周期的后期，首先，内存制造商将使用当今可达到的密度8Gbit和16Gbit芯片来构建DIMM。因此，虽然DDR5的速度提升相当直接，但随着制造密度的提高，容量的提升将更加缓慢。

更快：一个DIMM，两个通道

DDR5再次提高了内存带宽。每个人都希望获得更高的性能（尤其是在DIMM容量不断增长的情况下），这也是这次DDR5提升的重点。

对于DDR5来说，JEDEC希望比通常的DDR内存规范更积极地开始工作。通常情况下，新的标准是从上一个标准的起点开始的，例如DDR3到DDR4的过渡，DDR3正式停止在1.6Gbps，DDR4从那里开始。然而对于DDR5来说，JEDEC的目标要高得多，预计将以4.8Gbps的速度推出，比DDR4 官方3.2Gbps最高速度快了50%左右。而在之后的几年里，当前版本的规范允许数据速率达到6.4Gbps，比DDR4的官方峰值快了一倍。

这些速度目标的基础是DIMM和内存总线的变化，以便在每个时钟周期内提供和传输更多数据。对于DRAM速度来说，最大的挑战来自于DRAM核心时钟速率缺乏进步。专用逻辑仍然在变快，内存总线仍然在变快，但支撑现代内存的基于电容和晶体管的DRAM时钟速度还不能超过几百兆赫。因此，为了从DRAM Die中获得更多的收益--维持内存本身越来越快的假象，并满足实际速度更快的内存总线--已经需要越来越多的并行性。而DDR5则再次提升了这一要求。

这里最大的变化是，与LPDDR4和GDDR6等其他标准情况类似，单个DIMM被分解为2个通道。DDR5将不是每个DIMM提供一个64位数据通道，而是每个DIMM提供两个独立的32位数据通道（如果考虑ECC因素，则为40位）。同时，每个通道的突发长度从8个字节(BL8)翻倍到16个字节(BL16)，这意味着每个通道每次操作将提供64个字节。那么，与DDR4 DIMM相比，DDR5 DIMM以两倍的额定内存速度（核心速度相同）运行，将在DDR4 DIMM提供的操作时间内提供两个64字节的操作，使有效带宽增加一倍。

总的来说，64字节仍然是内存操作的神奇数字，因为这是一个标准缓存线的大小。如果在DDR4内存上采用更大的突发长度，则会导致128字节的操作，这对于单条高速缓存线来说太大，如果内存控制器不想要两条线的连续数据，充其量也会导致效率/利用率的损失。相比之下，由于DDR5的两个通道是独立的，一个内存控制器可以从不同的位置请求64个字节，这使得它更符合处理器的实际工作方式，并避免利用率的损失。

对标准PC台式机的净影响是，取代了DDR4系统模式，即2个DIMM填满2个通道进行2x64bit设置，而DDR5系统的功能将是4x32bit设置。

这种结构上的变化在其他地方有一些连锁效应，特别是要最大限度地提高这些小通道的使用率。DDR5引入了更细粒度的Bank存储体刷新功能，这将允许一些k存储体在其他使用时进行刷新。这就能更快地完成必要的刷新（电容补给）、控制延迟、并使未使用的存储库更快可用。存储体组的最大数量也从4个增加到8个，这将有助于减轻顺序内存访问的性能折扣。

快速总线服务：决策反馈均衡化

相比之下想办法增加DRAM DIMM内的并行化量，提高总线速度既简单又困难：概念简单，执行起来比较难。最后要想让DDR的内存速度提高一倍，DDR5的内存总线需要以两倍于DDR4的速度运行。

为了实现这一目标，DDR5有几项改变，但令人惊讶的是，并没有对内存总线进行任何大规模、根本性的改变，如QDR或差分信令。相反，JEDEC及其成员已经能够通过略微修改的DDR4总线来实现他们的目标，尽管它必须在更严格的公差下运行。

（编辑：PHP编程网 - 黄冈站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!